본문 바로가기
Package &substrate

Wafer Level Fanout Package

by altimeter 2024. 2. 28.

Wafer level fanout package란 오래전부터 사용되는 substrate+반도체 chip 구조에서 Substrate 부분을 RDL( Redistribution Layer)로 대체한 package 구조이다. 

Wafer 형태로 공정이 진행되어 wafer level, Fan in이 아닌 Fan out 구조를 가져 Wafer level fan-out 이란 명칭을 가지게 된다.

 

1. Fan in, Fan out 구조 차이 

칩 크기가 패키지 크기와 같고 칩 내 솔더볼이 구현된 것이 팬인(Fan In), 칩보다 패키지 크기가 크고 솔더볼이 칩 밖에도 구현된 것이 팬아웃(Fan Out)이다. Fan out 형태는 작은 칩의 면적에서 보다 많은 I/O를 확보할 수 있는 장점이 있고, Chip 보다 넓어지는 영역은 EMC(Epoxy molding compound)로 만들어 낸다. 

위 그림 개략도이고 실제 Package는 다양한 구조를 가질수 있다.

 

2. Redistribution Layer

RDL이란 기존 Package의 사용되는 substrate를 대체하는 용도로 Fan out package에 사용된다. 앞선 글에서 설명한 Panel 단위로 공정이 진행되는 Substrate와 다르게 wafer로 공정이 진행되고 substrate에서 드릴공정 대신 PID(photo imageable dielectric)를 사용하여 패턴 및 via를 형성하여 Substrate에 비해 고해상력을 가질 수 있다. 이러한 공정방식 차이로 Substrate와 동일한 layer를 갖는 RDL을 제작할 경우 크기도 더 작고 얇게 만들 수 있다.

 

3. Wafer level fan out package process flow 

eWLP Process flow(출처 : 3dincites)

Fan out package 도 공정 방식과 구조에 따라 몇가지로 구분되는데 가장 범용적으로 사용되는 eWLP (embedded Wafer Level Ball Grid Array) 공정 순서를 그림에 표기하였다. 

 

1. Revalpha Film lamination 

Wafer 형태의 metal carrier에 Revalpha Film을 라미네이션 한다. 상온에서 die가 붙고 이후 고온에서 deboning이 가능한 필름을 사용하여 몰드 완료 후 debonding 공정을 진행한다. 열변형이 발생하지 않도록 일반적으로 metal carrier를 사용하게 된다.

 

2. Die Attach ( die reconstruction) 

Die attach 장비를 이용하여 carrier에 die를 위치 시킨다. metal carrier에 align key를 사용하여 일정위치, 일정 간격으로 die attach를 진행한다.  

 

3. Wafer Mold 

Wafer mold 장비를 이용하여 Mold를 진행한다. 일반적으로 액상 EMC를 사용하고 mold 장비 방식은 Compression Molding으로 chase라고 불리는 틀에 열과 압력을 가하며 mold 되는 방식이다. mold 공정 완료 후 PMC(Post Mold Cure) 공정까지 진행하게 된다.

 

4. Carrier Debonding

Mold 완료 후 die에 active 영역 쪽에 RDL 형성을 위해 Revalpha film debonding 공정을 진행한다. 

 

5. Back grinding 

Mold 공정 완료 후엔 wafer 높이차이가 수십 um 정도 편차가 발생하여 후속 RDL 공정을 진행하기 위해서는 mold면 grinding이 필수적이다. 최초 molding 공정시 grinding 양도 포함하여 몰드 두께를 맞춰 진행한다. 

 

6. RDL(Redistribution Layer)공정

앞선 설명한 RDL 공정을 layer 수에 맞게 반복 작업을 진행한다. Fan out 공정시 초기 die attach 후 mold 및 후속 열공정이 진행되어 die 간 위치가 팽창하여 stepper 작업 시 보정값을 적용한다. 

 

7. Ball attach & Saw 

Wafer 상태에서 Ball attach를 진행하고 완료 후 sawing 공정까지 진행하면 package가 완성된다. 

 

 

'Package &substrate' 카테고리의 다른 글

FCBGA(Flip Chip Ball Grid Array) Package Process Flow  (1) 2024.02.28
Package Substrate Process Flow  (3) 2024.02.28