전체 글4 Advanced HDFO Packaging Solutions for Chiplets Integration in HPC Application 논문 리뷰 AI 시대가 도래하면서, 그래픽 처리 장치(GPU)와 같은 고성능 컴퓨팅 디바이스의 중요성이 증가하고 있습니다. 이러한 디바이스는 대량의 데이터를 빠르게 처리하는 능력이 필요하며, 이를 가능하게 하는 핵심 요소 중 하나가 바로 반도체 패키지 기술입니다. 특히나 최근 들어 Nvidia GPU가 시장에 주목을 받으며 이를 생산하는 기술 CoWoS(Chip on Wafer on Substrate)와 같은 2.5D 패키지 기술이 다양하게 소개되어 있다. 논문 리뷰하기 전에 왜 2.5D 패키지 기술이 필요한가에 대한 이해가 필요하다. 기존 Multichip 구조인 2D package와 HBM과 같이 TSV로 위아래 칩이 연결된 3D package, Interposer를 사용해서 고밀도의 칩을 2D와 같이 연결하고.. 2024. 3. 3. FCBGA(Flip Chip Ball Grid Array) Package Process Flow 일반적인 FCBGA(Flip Chip Ball Grid array) Package 공정 순서는 Chip attach → Underfill → Lid attach → BGA Solder ball attach 공정으로 구성되어 있다. FCBGA란? 고집적 반도체 칩을 메인보드와 연결하기 위한 고밀도 패키지 방식입니다. 반도체 칩과 패키지 기판을 Flip Chip Bump로 연결하며, 기판 회로의 미세화 및 고다층에 따른 층간 미세 정합이 요구되고, 특히 High Performance Computing 대응을 위해 Large Body Size 구조를 가져 High performance 제품에 적용되는 패키지 방식입니다. 1. Chip attach Wafer 상태에서 saw 완료된 chip을 기판에 붙이는 공정.. 2024. 2. 28. Package Substrate Process Flow 반도체 패키지의 사용되는 기판은 포토, 도금, 드릴, 라미네이트 공정을 반복 작업하며 설계의 맞는 층수를 형성한다. 1. Dry film Photo lithography 공정 일반적인 반도체 공정에 사용되는 액상 Photo resist와 달리 기판 공정에서는 Dry film 형태로 photo resist를 사용하게 된다. substrate 공정에 사용되는 Panel 크기는 약 510 mmX410 mm 사각형 형태로 액상 코팅보다는 dry film 형태가 공정에 유리한 구조를 가지고 있다. 기판에서의 포토리소그래피 공정은 기본 원리는 wafer 포토공정과 동일하지만, 판넬 크기 형태에 적합하게 발전하여 기존 wafer에 사용되는 장비와는 다른 방식을 적용하고 있다. 추후에 세부적인 공정에 대해서는 다시 설.. 2024. 2. 28. Wafer Level Fanout Package Wafer level fanout package란 오래전부터 사용되는 substrate+반도체 chip 구조에서 Substrate 부분을 RDL( Redistribution Layer)로 대체한 package 구조이다. Wafer 형태로 공정이 진행되어 wafer level, Fan in이 아닌 Fan out 구조를 가져 Wafer level fan-out 이란 명칭을 가지게 된다. 1. Fan in, Fan out 구조 차이 칩 크기가 패키지 크기와 같고 칩 내 솔더볼이 구현된 것이 팬인(Fan In), 칩보다 패키지 크기가 크고 솔더볼이 칩 밖에도 구현된 것이 팬아웃(Fan Out)이다. Fan out 형태는 작은 칩의 면적에서 보다 많은 I/O를 확보할 수 있는 장점이 있고, Chip 보다 넓어지는.. 2024. 2. 28. 이전 1 다음
